综合知识、生活百科、读书笔记
日期：2022/11/28 19:38作者：小编人气：
数电实验报告总结数电实验报告总结上海大学数字电路实验报告数字电路实验报告实验名称数字电路课程设计数字定1）集成数字定时器2）技术指标1、设计一个数字定时器，要求它具有数字钟的功能，又可以按预定时刻发出控制信号对被控对象实施开关控制具有24小时计时方式，显示时、分、秒。计时范围要求自00点00分00秒到23点59分59秒4、可以同时设置四个以上的预定时刻，时刻的预选以5分钟为单5、被控对象在达到预选时刻后，电铃连续响10秒，而在10秒内断次实验报告总结通用，即想一秒停一秒。集成数字定时器的组成和工数字定时器一般由振荡器、分频器、计数器、译码器、显示器及部分扩展电路等组成，其基本逻辑功能框图如下所示：振荡器振荡器是数字电子钟的核心，其作用是产生一个频率标准，即时间标准信号，然后再由分频器生成秒脉冲，所以，振荡器频率的精度和稳定度就基本决定了数字电子钟的准确度，为产生稳定的时间标准信号，一般采用石英晶体振荡器。
如果精度要求不是很高的话我们可以采用由集成逻辑门与RC分频器振荡器产生的时标信号频率很高，要使它变成用来计时的“秒”信号，需要若干级分频电路，分频器的级数和每级分频次数要根据时标信号的频率来决定。其功能主要有两个：二是提供功能扩展电路所需的信号。计数器可以根据60秒为一分，60小时为一天的进制，分别选定没“秒”、“分”、“时”的计数器。从这些计数器的输出可得到一分、一小时、一天的时间进位信号。在秒计数器钟因为是60进制的。可采用反馈归零法变“秒”十位为6进制，实现秒的60进制，同样，分计数器的与秒的一样，只是时计数器里需要变成24进制，也用反馈归零法实现。译码器及显示器因为计数器全部采用8421BCD码十进制计数集成芯片，所以“秒”、“分”、“时”的个位和十位都有四个状态输出端（Qa、Qb、Qc、Qd）。将这些输出端，接至译码电路，就可产生驱动七段数码显示器的信号。
常用的集成芯片有74LS48和4511等。校时电路当数字钟接通电源或者计时出现误差时需要校正时间，校时电路的要求是：本设计采用CD4060CMS集成电路十四位二进制计数器/分频器来实现。电路由两部分组成。2hz触发器构成的二分频电路就获得了1H的秒脉冲。计数器的设计：分和秒计数器都是模数为60的计数器，可以选用74LS90的计数器。也可以用4518双重BCD加法计数器芯片，采用反馈归零法实现秒60进制，而时计数器是一个二十四进制的特殊进制计数器，其要求是“24当数字时钟运行到“23时59分59秒”时计数器再加一个秒脉冲时数字钟自动运行到“00秒”，实现日常生活的24小时计数制，在次可以选用74LS74与74LS191来实现，也可以选用4518集成芯片采用反馈归零法完成二十四进制。由于4518使用起来简单，所用的芯片也少故本例采用4518由设计的要求可知该电路对校时电路的要求还是比较高的，设计的校时电路中三个控制开关S1,S2,S3分别用来实现“时”、“分”、“秒”的校准，开关处于正常位置分别接高电平，所以“时”、秒”计数器按正常计数。
当将S1置校时位置时，S1闭合，由分频器送来0.5秒的脉冲信号直接进入“时”计数器，使小时指示脉冲信号接入“分”计数器的CP端使“分”快速计数。当分校到合适的数字后，复位开关S2，数字钟进入正常走时状态。“秒”校准开关S3控制着一RS触发器（可以选用74LS74S3，使其恢复置正常位置。其中周期为0.5秒的脉冲信号取自分频器。另外开关S3、在搏动时可能会产生抖动的现象，为了减少这种现象的发生可以在每个开关的两端各接一个电容以缓解抖动。数电实验课程总结报告数电实验课程总结报告不知不觉，一个学期已经过去，数电实验这门课也即将结束。回顾这个学期以来在数电实验课程中的学习，我发现自己既收获了很多，也付出了很多。电实验是一门结合理论并有所创新的课程。实验一——数字集成电路功能与特性测试让我熟悉了几个常用芯片74LS247、74LS163与74LS00。
一方面数电理论课正好进行到这部分的内容，这次实验的学习让我更好的理解理论课的知识。另一方面，在接下来的实验三中，我需要用到其中的芯片与显示电路，这为接下来的实验做好了铺垫。实验二开始我们就与FPGA接触了。作为一个电子信息工程专业的学生，今后的研究与学习肯定会需要使用到FPGA，所以实验二与实验三的实际应用意义是很大的。经过简单的熟悉QuartusII软件后，我们开始了最为重要的实验三——多功能数字钟的设计。可以说，实验三是本课程的核心所在。实验三耗时一个多月，我们经历了一个完整的开发周期。从数字钟功能设想到方案论证，再到软件编写与硬件焊接，再到最后的整机测试。我投入了大量的时间与精力，最后做出了集闹钟、报时、校时、秒表、倒计时、日期显示、12——24小时制转换等功能的多功能数字钟。在数字钟设计的过程中，我遇到了很多的问题。一开始我是用的是纯VHDL语言编写的方案开发数字钟，可是随着功能逐渐增多，我发现语言编写并不能很容易的加减功能。
而且一旦在仿真中发现问题，我很难从源文件中查找出问题所在。于是在离验收日期只有一个星期的时候，我毅然选择了推到重来，放弃已有的程序，重新使用顶层原理图加底层VHDL语言的方案开发。后来的结果证明，这种方案不仅思路清晰，易于增减功能、检查错误，也能 在一定程度上节约内部资源。最后，我花了4个晚上重新编写好软件 程序，花了一个晚上焊接硬件并组装调试。这次成功的经验大大提升 了我的信心，也让我懂得了敢于放弃，不怕重来的道理。 后，感谢老师一个学期以来的教导，祝老师身体健康，万事如意！篇 数电实验报告实验2 组合逻辑电路（半加器全加器及逻辑运算） 1.Dais或XK 一台一台 1.组合逻辑电路功能测试。图2－1 用2片74 LS00 组成图2－1 所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚 对应的编号。 图中A、B、C 接电平开关 1、Y2接发光管显示。
按表2－1 逻辑表达式。将运算结果与实验比较。 用两片74ls00芯片可实现如图电路功能 2.测试用异或门（74 LS86）和与非门组成的半加器的逻辑功能。 －2要求改变A、B状态， 填表。 3.测试全加器的逻辑功能。写出图2－3 电路的逻辑表达式。 根据逻辑表达式列真值表。根据真值表画逻辑函数SiCi 的卡诺图。 Si= 填写表2－3各点状态。 并接线进行测试，将测试结果记入表2－4，并与上表进行比较看逻辑功能是否一致。 表2－4 数电实验总结浙江大学201X-201X学年下学期《数字电子技术基 数电实验总结在本学期的数电实验中我发现了实 验的乐趣，并且十分享受做实验的过程。用各种不同功能的芯片来实 现各种各样的电路，在短短的一个夏学期，从简单的与非门做起，到 与或非、触发器、计数器等集成电路芯片，组合连接，自己设计电路 实验中，我们不仅学习了Quartus与Multisim软件的仿真应用，也学习了怎样用手里的芯片从 头开始设计电路。
首先分析电路要实现的功能，利用真值表与卡诺图 写出输入输出的逻辑函数，再配合芯片改写成合适的逻辑函数，最后 连接成一个完整的电路。除了掌握了实验箱与示波器的使用之外，对 电路错误的调试也有了一定的了解。与其他实验相比，数电实验的输 入输出只采用高低电平，结果一目了然，同时信号的输出更容易受导 老师的数电实验班采用开放式自主性实验设计，除了需要掌握的推荐电路以外，每次实验还有很多额外的电路供同学们设计与参考， 给了我们很大的选题自由，也让我们见识到了更多的数电电路。为了 在实验课上能快速地成功连接电路，需要非常充分的课前预习，如果 课前对要做的实验没有一定的研究的话，实验的效率就会较低。这也 是我第一次意识到课前预习的重要性。 这种自主性设计实验，其实 也是一种竞争机制。因为没有规定只做哪几个电路，所以为了最后的 分数，普遍认为做的越多越好，这也使得要写出一份实验报告需要花 告，把设计过程与仿真都详细写出，每次动手实验后也会总结出一些经验。
相比其他班级的每次两三页了事的实验报告，我认为我们的实 验报告更像一份自己的实验报告，而不 是千篇一律的作业。 对于FPGA 的创新实验，我认为这种方式非常的难得，身为普通的学生，我们难 以接触到真正可以用于实际的电路板，并把自己设计的程序下载到板 子上去。结合在这方面遇到的困难，我有以下两点建议： 1、在介绍Quartus的使用时，老师从各模块的编程到模块间的连接到最后的引脚分配，详细讲解了一个计时器的实现。由于第一次接 触这个软件，老师讲解时把参考书翻过来翻过去，不是按一定的顺序， 而我听课时做笔记也没有做的很系统，因此后来有些遗忘实验报告总结通用，编程遇到 了一定的困难，参考书里内 容颇多，查阅时有点无从下手。所以希望 老师可以把用Quartus 做程序的要点写在课件上，可以方便我们课后 复习与查阅；或者当堂课布置作业练手；或者对同学们强调笔记一定 要做全，否则以后就想不起来了。 2、希望老师对应试方面的编程有所强调。 201X年6月21日数电实验报告总结(模板)
